DTL چیست؟

مدارهای مجتمع دیجیتال (IC) بر اساس ویژگی های انواع مختلف دستگاه های نیمه هادی طراحی شده اند. بسیاری از توابع دیجیتال پیچیده به اشکال مختلف توسعه یافتند و هر فرم یک خانواده منطقی نامگذاری شد. در این مقاله با DTL که عضوی از خانواده های منطق دوقطبی است آشنا می شویم.

منطق ترانزیستور دیود

مدارهای DTL پیچیده تر از مدارهای RTL هستند، اما این منطق به دلیل قابلیت FAN OUT بیشتر و حاشیه نویز بهبود یافته، جایگزین RTL شده است. ایراد اصلی DTL سرعت پایین آن است و به دلیل همین اشکال، تغییراتی در DTL انجام شد و منطق ترانزیستور TTL-Transistor توسعه یافت. امروزه TTL یک خانواده منطقی بسیار محبوب و قدرتمند است و مکانیسم عمل آن در SSI و MSI بسیار قابل اعتماد است. برای درک برتری منطق ترانزیستور TTL، ابتدا باید DTL را درک کنیم.

در ابتدا با استفاده از دیود ورودی و یک اینورتر ترانزیستور مدارهای DTL ایجاد شدند که بعداً به عنوان مدارهای مجتمع (IC) توسعه یافتند.

یک گیت 3 ورودی DTL NAND در عکس نشان داده شده است. گیت اصلی سیستم DTL یک گیت NAND است. دیودهای ورودی D A , D B , D C دارای رسانایی از طریق مقاومت R هستند. دیود فقط زمانی هدایت می شود که ورودی در حالت LOW باشد. دیودها زمانی که ورودی زیاد است در حالت نارسانا باقی می مانند. بنابراین اگر یکی از ورودی ها در حالت LOW باشد دیود متصل به این ورودی در بایاس رو به جلو و هدایت، در آن خواهد بود. ولتاژ تولید شده در نقطه P ترانزیستور T را در حالت قطع نگه می دارد، بنابراین خروجی مدار برابر با Vcc یعنی HIGH خواهد بود.
برعکس، اگر هر سه ورودی در حالت HIGH باشند، دیودهای ورودی D A ، D B و D C قطع می‌شوند و جریان از منبع تغذیه Vcc از طریق مقاومت R عبور می‌کند که ترانزیستور را به حالت اشباع و خروجی مدار پایین خواهد رفت. این سطح LOW خروجی برابر با V CE (سات) خواهد بود .

دروازه DTL AND & OR

در عکس زیر دروازه DTL AND در سمت چپ و دروازه DTL OR در سمت راست عکس نشان داده شده است. در هر دو مدار، حالت های منطقی 1 و 0 به ترتیب به صورت منطق مثبت +5 ولت و 0 ولت در نظر گرفته می شوند.

و در مدار DTL AND (سمت چپ) وقتی هر ورودی (A1، A2 یا A3) در منطق پایین (0) باشد، دیود متصل به آن ورودی در بایاس رو به جلو است، سپس ترانزیستور T قطع می شود. و خروجی LOW است (0 منطقی). اگر همه ورودی ها در منطق 1 (+5V) باشند، هیچ یک از دیودها و ترانزیستور T به شدت رسانا نمی شوند. ترانزیستور اشباع می شود و خروجی آن HIGH است (منطق 1).

دروازه DTL OR در سمت راست عکس نشان داده شده است. اگر هر یک از ورودی ها در منطق 1 (+5V) باشد، دیود متصل به آن هدایت می شود و پایه (نقطه B) ترانزیستور 5+ ولت است. به دلیل رسانایی بیش از حد در ترانزیستور، آن را اشباع می کند و خروجی بالا می شود (منطق 1). اگر همه ورودی ها در سطح زمین باشند (منطقی 0) هیچ یک از دیودها هدایت نمی شود و ولتاژ در نقطه B صفر خواهد بود. در نتیجه ترانزیستور قطع می شود و خروجی LOW (0 منطقی) خواهد بود.

پارامترهای DTL

•  خروجی فن – 8
•  حاشیه نویز – 0.7 ولت
•  تأخیر انتشار – 30n ثانیه
•  اتلاف برق -60mW
•  ولتاژ منبع تغذیه (Vcc) – +5 ولت

مزایا و معایب DTL

مدارهای DTL سرعت سوئیچینگ سریع تری نسبت به مدارهای RTL دارند زیرا جریان سیگنال به ترانزیستور از طریق مقاومت کم دیود بایاس رو به جلو است. به دلیل ترکیب گیت ها در مدار DTL در حالت 1، امپدانس ورودی بالاست بنابراین می توان تعداد FAN OUT را افزایش داد. استفاده از دیودها به جای مقاومت ها و خازن ها در مدارهای DTL آنها را به عنوان IC ارزان تر می کند زیرا ساخت دیود روی آی سی ها ساده تر از مقاومت ها و خازن ها است. تلفات برق در مدارهای DTL کم است.
DTL معایب اصلی مدارها حاشیه نویز ضعیف و سرعت عملکرد پایین آنهاست.